Tabla de contenidos
Samsung revela su roadmap: ¿Por qué los chips de IA también afectan a las consolas?
La pelea global por los chips de IA no solo afecta a los servidores de datos, sino que también redefine el futuro del diseño de hardware. Samsung, uno de los principales fabricantes de memoria, ha revelado un roadmap de tres fases para transformar la memoria de alto ancho de banda (HBM) en un sistema integrado de memoria y cálculo. La última etapa, llamada zHBM, coloca directamente la memoria DRAM sobre el procesador, eliminando el interposer tradicional. Aunque esta innovación está pensada para aceleradores de IA y sistemas HPC, a largo plazo podría influir en la forma en que se diseñan otros dispositivos de alto rendimiento, incluidas las futuras consolas de videojuegos.
Samsung presenta un plan de tres fases para integrar memoria y cálculo en HBM
En Hot Chips 2026, Samsung presentó un plan de tres fases para evolucionar la HBM hacia un sistema integrado de memoria y cálculo. La primera fase, conocida como cHBM, se centra en reasignar parte del área del procesador para funciones relacionadas con la memoria, reduciendo el consumo de energía y aumentando la eficiencia. La segunda fase, aHBM, introduce elementos de procesamiento directamente en la base de la memoria, mientras que la tercera fase, zHBM, elimina por completo el interposer al colocar el procesador directamente bajo la pila de DRAM.
HBM de 4nm: menor consumo, mayor rendimiento y control térmico en sistemas de alta gama
La evolución de la HBM no solo afecta a los fabricantes de chips, sino que también redefine el equilibrio entre memoria y cálculo en los sistemas de alta gama. Según Samsung, el uso de un base die fabricado en un proceso de 4 nm permitiría reducir el consumo de energía alrededor de un 30%, mientras que la incorporación de elementos de procesamiento en la base de la memoria podría ofrecer mejoras de rendimiento de entre el 10% y el 20%, dependiendo de la carga de trabajo. Además, la implementación de un bloque de ruta térmica (HPB) en la primera fase permitiría reducir la temperatura máxima en más del 35%, de acuerdo con las proyecciones presentadas por la compañía.
Samsung revela su roadmap: Límites de escalabilidad en la arquitectura de HBM con TSV y XPU
La arquitectura actual de HBM consta de múltiples capas de DRAM apiladas verticalmente sobre una base de silicio, conectadas mediante miles de TSV (Through-Silicon Vias). Esta configuración se sitúa junto a un XPU (procesador de aceleración) sobre un interposer, con la base de la memoria actuando como puente entre la memoria y el procesador. Sin embargo, el crecimiento de la demanda de ancho de banda ha llevado a limitaciones en la escalabilidad de la HBM, especialmente en términos de velocidad de señalización, consumo de energía y complejidad del empaquetado.
Te recomendamos leer: Muse Voice Transcribe: Meta presenta su nueva IA de voz
La evolución de la HBM redefine el futuro de los dispositivos de consumo en mercados regionales
La evolución de la HBM podría influir en los mercados regionales conforme las tecnologías desarrolladas para infraestructura de IA lleguen gradualmente a otros segmentos. La reducción del consumo energético y las mejoras en el rendimiento podrían trasladarse con el tiempo a dispositivos de consumo más eficientes, aunque esto dependerá tanto de la madurez de la tecnología como de su adopción por parte de los fabricantes.
Samsung avanza en HBM4, pero zHBM sigue en desarrollo a largo plazo
Samsung aún no ha confirmado una fecha de lanzamiento para las distintas fases de esta hoja de ruta. Aunque el base die de HBM4 ya se fabrica en un proceso de 4 nm, las fases cHBM y aHBM representan evoluciones a corto plazo, mientras que zHBM continúa siendo un objetivo de largo plazo. Además, su fabricación requerirá técnicas avanzadas de unión de obleas (wafer bonding) y un proceso de codiseño mucho más estrecho entre los equipos de DRAM y SoC.
Samsung redefine la HBM con arquitectura integrada de memoria y cálculo
La hoja de ruta de Samsung marca un punto de inflexión en la evolución de la HBM, pasando de un sistema de memoria tradicional a una arquitectura integrada de memoria y cálculo. La adopción de estas tecnologías podría acelerar el desarrollo de sistemas de IA de próxima generación, aunque su impacto en el mercado de consumo dependerá de la capacidad de los fabricantes para integrar estas innovaciones en productos comerciales. Para los usuarios finales, esto podría traducirse en una mayor eficiencia energética y un mejor rendimiento en futuras plataformas de alto desempeño.
Para más contenidos como este no olvides seguirnos en nuestras redes sociales: Tiktok, Instagram y Facebook.
